您将从事:
负责FPGA内部DSP模块的需求理解,架构评估,设计方案制订,设计开发实现,bring up测试;DSP相关系统IP的需求理解,设计方案制订,设计开发实现,以及测试等。
您需具备:
1、微电子、电子工程、计算机工程等相关专业本科及以上学历,本科三年/硕士一年以上工作经验;
2、精通Verilog等硬件设计语言;有良好的编码风格;
3、熟悉ASIC/FPGA开发流程;
4、熟练使用Tcl/perl/python/shell等脚本语言;
5、熟悉DSP架构,熟悉DSP相关系统IP(如FIR,FFT,Cordic,DDC,DUC等),熟悉FPGA调试,并有实际项目经验者优先。
6、具有良好的工作习惯和方法;
7、具有良好的英文文档阅读能力;
8、有较强的工作责任心和工作热情;
9、有良好的自律和沟通能力,有团队精神.
邮件发送成功
订阅失败
您的订阅已超过上限,如需继续订阅,请在 订阅管理 中至少停用1条订阅。
查看地图
前往高德地图查看
使用微信“扫一扫”
打开网页后点击右上角“分享按钮