岗位要求:
1.计算机、电子、通信、数学、物理等相关专业本科及以上学历
2.3年及以上FPGA/ASIC RTL 开发或验证经验
3.精通Verilog/VHDL/C/C++中至少一门语言
4.熟练使用Vivado/Quartus等EDA工具
5.具备开拓创新精神,乐于迎接挑战,有较强的学习、独立解决问题能力和良好的团队合作精神
邮件发送成功
订阅失败
您的订阅已超过上限,如需继续订阅,请在 订阅管理 中至少停用1条订阅。
查看地图
前往高德地图查看
使用微信“扫一扫”
打开网页后点击右上角“分享按钮