岗位要求:
1、 熟练使用Cadence Virtuoso Layout软件、Calibre 等验证工具;
2、 1年以上数模混合或者模拟IC版图设计经验,优秀应届毕业生择优录用;
3、 有一定的电学基础,对工艺有相关了解,熟悉ESO/IO设计;
4、 良好的沟通能力和团队合作精神,勤奋踏实、认真负责,实现版图的最优化设计;
5、 诚信正直,具有较强的上进心和学习能力。
岗位职责:
1、 和设计工程师充分沟通,负责产品模块版图设计、验证等工作;
2、 独立或者和资深工程师一起完成芯片版图顶层布局设计,完成全芯片版图设计;
3、 按照项目要求,保证匹配、屏蔽保护,注意latch-up、ESD以及各类寄生、二级效应,完成芯片版图最优化设计;
4、 标准单元库版图设计;
5、 协助完成tape out review 以及checklist等文档检查;完成产品mask 的JDV工作;
6、完成上级交付的其他工作事项。
邮件发送成功
订阅失败
您的订阅已超过上限,如需继续订阅,请在 订阅管理 中至少停用1条订阅。
查看地图
前往高德地图查看
使用微信“扫一扫”
打开网页后点击右上角“分享按钮